FPGA能发多少路PWM波要看芯片资源，一般几十到几百路，工作频率1兆到几十兆赫兹。比如用查表法生成PWM，路数越多占用的存储空间就越大，频率越高需要系统时钟越快。

FPGA发PWM路数由逻辑单元决定，比如Spartan-6有200个触发器能同时发200路，Stratix系列有上千个触发器。频率受系统时钟限制，时钟50MHz的话，用1/4分频得12.5MHz，1/64分频最低能到781.25kHz。查表法需要提前存好波形数据，比如发100路12kHz PWM，每路占8位数据，总共要存800字节数据。DSP块多的型号还能用硬件乘法器加速，比如Artix-7的DSP24每个能处理2路PWM，100个DSP24就能同时发200路。但实际发多少路还要看周边电路有没有冲突，比如IO口不够用或者时钟树设计不好，可能只能发到理论值的80%。