5nm芯片制造时，电子会像挤牙膏一样钻过绝缘层。当晶体管尺寸缩小到5nm，原本能控制电子的栅极层变得太薄。就像用针尖挡住蚂蚁，电子会直接穿透绝缘层到另一个区域，这就是量子隧穿效应。这种穿透会让芯片漏电增加，就像5nm的墙突然变成-5nm的洞，电子乱跑导致信号失真。

为什么会出现-5nm？因为当栅极绝缘层小于1nm时，电子隧穿概率暴增。根据IEEE 大前年数据，3nm工艺的漏电电流已达5nm的30%，相当于每秒多出2.4亿个电子乱窜。EUV光刻机只能做到5nm制程，更小的尺寸需要新型材料。比如台积电用高K金属栅极，把绝缘层厚度从1.2nm增加到1.8nm，但成本翻倍。现在行业都在研究3D堆叠和量子点技术，就像给电子装上减速带，防止它们穿透绝缘层。