SPI的SCLK时钟频率不能随便乱调啊！大多数芯片的SCLK设置在1MHz到10MHz之间最稳当。比如常见的FPGA和MCU，如果SCLK设到10M赫兹？可能有点猛啊！具体要看芯片的说明书，有些器件连5M都顶不住。比如NXP的LPC系列，SCLK超过10M就会卡顿，数据就乱码了。

为啥是这个数啊？因为SPI通信就像两个人聊天，时钟频率太高的话，接收方可能来不及记下数据。比如有些芯片的说明书写着，最猛能跑到20M赫兹，但实际用起来最好别超过10M赫兹。这是因为数据传输需要时间，比如SPI每帧传输8位数据，时钟周期是1/10M=0.1微秒，8位就需要0.8微秒。如果设备处理速度跟不上，就会丢包。比如ST的STM32F1系列，数据手册白纸黑字写着SCLK最大10MHz，超过就会烧毁Flash。而FPGA这类高速器件，有的能跑到20M甚至50M，但得配专用收发器，普通GPIO根本扛不住。所以咱们普通爱好者搞DIY项目，稳妥起见还是把SCLK卡在5-10MHz之间最靠谱，既不会烧设备，又能跑得动。