Zynq开发板上的JTAG时钟一般是62.5MHz这个数值。这个频率是厂家默认设置的，通过JTAG接口工具就能看到这个数值。具体来说就是当用逻辑分析仪或者示波器看JTAG信号时，每个时钟周期是16ns，这样算下来就是62.5MHz的频率。

为什么是这个答案呢？首先得从Xilinx的板级文档说起，他们给Zynq-7000系列的开发板规定JTAG时钟源是板上的全局时钟。这个全局时钟默认是200MHz的，然后通过一个分频器降到62.5MHz。根据公式200除以3.2等于62.5，这里的3.2就是分频系数。实际操作中如果发现时钟不对，可以通过Xilinx的PDI工具重新配置分频系数。比如把分频系数改成5的话，200除以5就是40MHz的JTAG时钟。不过大部分情况下用户不需要改，因为默认设置最稳定。