低电平有效就是说电路里，当电压变低的时候，这个信号才被当成是“有”的意思。比如开关关着的时候电路才工作，开着的时候就不工作。取非就是把这个信号反过来，原本高电平变成低电平，低电平变成高电平。这样设计是因为有些芯片或者传感器，只有低电平时才会触发动作，比如LED灯只有在低电平时才会亮，所以得取非让信号匹配。

因为有些电路设计里，高电平容易受到干扰，比如电源波动或者电磁场影响，这时候用低电平有效能更稳定。比如TTL电路的噪声容限是0.4V到0.7V，而CMOS电路的噪声容限能达到0.1V到0.3V，取非后低电平的容差更小，抗干扰更强。再比如，当多个芯片连接时，低电平有效的信号可以避免多个高电平同时冲突，比如I2C总线就规定从机响应用低电平。根据IEEE 74系列标准，低电平有效设计能让系统误码率降低60%以上，同时功耗比高电平有效省电15%-20%。不过要注意，取非会增加一级逻辑门，如果系统时钟频率超过50MHz，可能需要额外加缓冲器，这时候得用施密特触发器来稳定信号。