高电平是5伏低电平是0伏，比如常见的5V和3.3V系统。晶体管截止导通时电压差越大信号越稳，但太高的电压会烧坏元件。比如5V系统里高电平是5V，低电平是0V，中间有5伏差。3.3V系统高电平3.3V低电平0V，这样元件更省电。电压差叫噪声容限，5V系统噪声容限2.4V，3.3V系统1.7V，能抗干扰。

因为电子元件需要安全工作区，所以电压不能随便定。比如TTL电路规定高电平≥2V，低电平≤0.4V，实际用5V供电。CMOS电路更省电，3.3V供电时高电平3.3V，低电平0V。电压差越大越不容易出错，比如5V系统5V-0V=5V差，3.3V系统3.3V-0V=3.3V差。但电压太高会烧芯片，比如5V给3.3V元件会烧。所以设计时既要保证电压差足够，又不能超过元件最大承受值。比如74系列TTL用5V，现在很多用3.3V的CMOS，但都留出0.2V到0.7V的余量。这样元件既能稳定工作，又不会因电压不稳损坏。