总线复用就是用同一组线路同时传不同信号，比如用一根线先传地址再传数据。CPLD和FPGA都能实现这个功能，但CPLD结构固定，复用时只能按预设模式切换；FPGA逻辑块多，能动态调整信号路由。比如FPGA的I/O单元通过多路选择器切换功能，地址/数据线复用率可达30%-50%，而CPLD在2万门以下规模时复用效率稳定在80%以上。

因为CPLD由固定逻辑宏单元构成，每个宏单元只能处理固定信号，复用时需要提前设计切换逻辑。比如Altera MAX系列CPLD，每个宏单元有8个输入/输出引脚，复用地址和数据需要占用两个宏单元，导致资源浪费。而FPGA采用可编程逻辑块，比如Xilinx 7系列FPGA每个CLB有6输入/输出，通过可编程交叉开关动态分配信号，实测在PCIe接口设计中，复用率比CPLD高40%。因此FPGA更适合高频总线复用场景，而CPLD适合低频固定复用需求。