FPGA输出方波就像切蛋糕一样，先定好时钟频率，比如1MHz，然后分频成50kHz。用计数器数到25和75，刚好50%高电平50%低电平。调不同频率就换分频数，占空比就改计数器高低电平时间。

为啥要分频呢？因为FPGA的时钟是固定的，比如100MHz，要变1MHz得除以100。计数器到50和150，这样高低各50万周期。占空比30%就高电平30万周期，低电平70万周期。比如调2MHz，分频50，计数器到100和200。不同芯片时钟不同，分频数就跟着变。比如用12MHz时钟调3.75kHz，分频320，计数器到150和470。这样就能调出任意频率和占空比了。