用计数器分两次处理时钟信号。第一次分频，比如1GHz变成500MHz。第二次再翻倍，变成1GHz。这样就能实现二倍频。关键是用两个计数器串联，先分频再倍频。比如输入时钟是1GHz，第一个计数器累加到2就翻转输出，变成500MHz。第二个计数器再累加到2，翻转输出变成1GHz。注意占空比可能变差，需要调整。比如用两个计数器串联，总频率就是输入的两倍。

为什么这样做？因为FPGA没有PLL，无法自动稳定倍频时钟。计数器分频原理是累加到N后翻转输出。比如数据手册说，分频系数N=2时，输出频率是输入的1/2。但这里需要倍频，所以用两个计数器串联，先分频再倍频。比如输入1GHz，第一次分到500MHz，再翻倍到1GHz。但占空比可能变差，需要调整。比如用两个计数器，第一个分到1/2，第二个再翻倍，这样总频率是输入的两倍。数据手册中的例子显示，当分频系数是2时，输出频率是输入的一半，所以需要两次处理来达到倍频效果。