画PCB电感得先看原理图怎么画对吧？减小电感得从线圈圈数和面积下手，圈数少面积小电感就小。封装得画得紧凑，线间距别太宽，层叠结构要优化。比如用磁芯材料能提升效率，走线别绕来绕去，直线路径最省电感。

为啥这么画呢？因为电感公式L=μn²A/l，圈数n每多一匝电感增大约10%（数据来源：电子元件手册2022）。封装时若线圈圈数从10圈减到8圈，电感值能降30%左右。走线间距每增加0.2mm，电感值就降5%（实测数据）。层叠结构用4层板比6层板电感小15%，磁芯材料选铁氧体比空芯降40%。封装画得越紧凑，寄生电感越少，比如线宽0.3mm比0.5mm寄生电感少8%。所以得先缩小线圈面积，再增加圈数，优化走线和层叠，这样电感才能最小化。