时钟分频就像给时钟信号装个减速带，让高频脉冲变成低频信号。分频器内部有个计数器，每计满一次就输出一个低电平，这样原来的高频时钟就被拉低成低频了。比如24MHz的时钟分频10倍，计数器数到10就跳变，结果变成2.4MHz。分频系数越大，输出频率就越低，但计数器占用的芯片资源就越多。

为什么分频器内部要加计数器呢？因为时钟信号是连续的脉冲波，要降低频率就得让脉冲间隔变长。计数器每计满N次才翻转一次，相当于把N个高频脉冲合并成一个低频脉冲。比如分频系数是3的话，24MHz就变成8MHz，因为每3个高频脉冲才产生一个低频脉冲。数据上可以这样算：输出频率=输入频率/分频系数。但要注意分频系数不能太小，否则计数器可能来不及计数就复位了。比如12MHz分频2次，计数器最多存1，实际输出还是12MHz，这时候得选更大的分频系数。