摩尔定律是说芯片上晶体管数量每18到24个月翻倍，性能就跟着涨。现在大家发现这个规律好像到头了，因为晶体管太小了，再缩小就要撞上原子级别的物理限制。现在芯片发热量涨得比手机还猛，制造成本也贵得吓人，所以摩尔定律的极限大概在3纳米工艺左右，再往下就难了。

为什么到3纳米就卡住了呢？首先得看物理硬限制。现在芯片晶体管已经做到3纳米线宽，再缩小下去，电子会开始量子隧穿，电流漏电严重。比如台积电3纳米工艺的M3芯片，晶体管密度是230亿个每平方厘米，但功耗比前代涨了15%，发热量直接飙到130瓦。三星的4纳米工艺虽然省电，但良品率只有70%，成本比3纳米高30%。还有材料问题，光刻机得用极紫外光，设备贵得离谱，前年一台ASML光刻机卖2.8亿美元。再往小了做，量子效应更明显，比如5纳米工艺的苹果A17芯片，晶体管漏电问题让续航缩水了10%。所以现在大家都在搞3D堆叠、新材料和异构集成，但晶体管密度提升基本停了。