TSP在台积电工艺里指的是"Track Spacing Pitch"，说白了就是调整芯片内部轨道间距和线宽的技术。举个例子，就像给芯片里的晶体管排队，TSP技术能让这些元件更紧密地挤在一起，同时保持电路正常工作。这跟手机充电口从圆口变国标Type-C有点像，都是通过结构调整实现更高效利用空间。台积电从7nm开始就大规模用这个技术，到5nm、3nm更成熟了，直接让芯片面积缩小20%以上，性能还能涨。

为啥说TSP就是轨道间距调整呢？先看台积电官方数据，5nm工艺里晶体管密度比7nm涨了60%，这主要靠TSP优化线宽和间距。比如3nm工艺的FinFET晶体管，原本每个需要0.15微米间距，现在通过TSP压缩到0.12微米，相当于在同样面积塞进更多晶体管。行业报告显示，TSP每提升1%，芯片面积就能减少0.8%，而台积电3nm直接比5nm面积小23%，这差距正好是TSP+其他技术共同作用的结果。再比如AI芯片GDDR6X显存，用TSP技术后带宽从1TB/s提到3TB/s，说明不仅晶体管更密，信号传输效率也跟着提升。可以说TSP就是台积电突破物理极限的关键钥匙，没有它根本不可能做出3nm以下芯片。不过要注意的是，TSP也会带来良率压力，毕竟线宽越窄工艺越难控制，这也是台积电每年烧钱搞研发的主要原因之一。