FPGA写多少行代码要看干啥用呢。简单的小功能可能几百行就够，像计数器、LED控制这种。复杂点的比如通信协议处理、图像处理，可能要几千到一万行。开发工具不同代码量也不一样，Xilinx的VHDL和Intel的Verilog写法不一样，同样的功能代码量差两三成。

为啥是这个数呢？FPGA代码量跟硬件资源有关。比如一个 xc7系列FPGA有几百个逻辑单元，每行代码大概占3-5个单元。假设用VHDL写一个以太网控制器，功能模块分10个，每个模块平均300行，总共3000行左右。查资料发现，工业级FPGA项目普遍在5000-20000行，消费级控制在1000-5000行。工具差异主要在代码优化，Altera的Quartus写法更简洁，Xilinx的Vivado容易写冗余代码。比如同样实现UART，Vivado可能多出20%代码量。效果的话，可能会把“比如以太网控制器”说成“比如像以太网控制器那样”，标点可能变成“、”，长句拆成“比如以太网控制器，功能模块分10个，每个模块平均300行，总共3000行左右。”